本站大部份資料在 2016 年後就未更新,若資料內無明確標示資料時間,請預設該資料為過時資料並斟酌使用,謝謝
column | value |
---|---|
計畫名稱 | 智慧電子學院計畫 |
課程名稱 | (CIC)精通電路合成與最佳化技巧-Design Compiler數位IC前段晶片設計實務課程(台北班) |
開課單位 | 國家實驗研究院國家晶片系統設計中心 |
開課日期 | 2015/6/27 |
結束日期 | 2015/7/11 |
上課時數 | 18 |
學員負擔費用 | 5000 |
政府負擔費用 | 5000 |
預定人數 | 20 |
聯絡人 | 劉小姐 |
聯絡電話 | 03-5773693 |
上課地點 | 台北科技大學綜合科館5樓電腦教室(台北市忠孝東路三段一號 ) |
招生對象 | 數位IC設計工程師 混合訊號IC設計工程師 CAD工程師 晶片佈局設計工程師 |
培訓班簡介 | 修完本課程便知如何撰寫Synthesizable-Verilog的能力,可從事數位IC設計硬體描述語言設計或IP設計製作人員! 此外,本課程會引導學員Digital IC設計實現(實作)之方法與技巧,讓學員可將產品實現至Soft-Macro階段。未來若有須從事Cell-Based Back-end Layout工作,可再銜接自動化佈局技術課程,方可完成整顆晶片製作之所有流程。 |
網址 | http://www.cic.org.tw/reg_service/doc/S02-B.html |