本站大部份資料在 2016 年後就未更新,若資料內無明確標示資料時間,請預設該資料為過時資料並斟酌使用,謝謝
column | value |
---|---|
計畫名稱 | 智慧電子學院計畫 |
課程名稱 | (CIC)Design and Application of PLL/DLL |
開課單位 | 國家實驗研究院國家晶片系統設計中心 |
開課日期 | 2015/7/25 |
結束日期 | 2015/8/1 |
上課時數 | 12 |
學員負擔費用 | 5000 |
政府負擔費用 | 5000 |
預定人數 | 20 |
聯絡人 | 劉小姐 |
聯絡電話 | 03-5773693 |
上課地點 | 國研院晶片中心新竹訓練教室A(科學園區展業一路26號8樓) |
招生對象 | 混合訊號IC設計工程師 類比IC設計工程師 |
培訓班簡介 | PLL及DLL是時脈訊號產生器架構中最主要的核心電路,也是混合訊號積體電路設計中極為重要的IP元件,重點包含PLL/DLL應用在晶片系統電路的時脈(Clock)及時序(Timing)管理方法等。本課程介紹PLL及DLL之原理、設計及應用,包含: 1.PLL及DLL之線性模型及系統設計 2.子電路設計 3.PLL及DLL之應用及設計,包含Fractional-N PLL及ADPLL |
網址 | http://www.cic.org.tw/reg_service/doc/S08-A.html |